Anonim

Mit dem so genannten Low Power RDK können Konstrukteure den tatsächlichen Stromverbrauch von Eclipse II-Konstruktionen direkt messen und die Verlustleistung für in der Entwicklung befindliche Konstruktionen berechnen, analysieren und simulieren.

Es gibt zwei Leiterplatten im RDK. Eine ist eine Prototyp-Platine, die ein FPGA enthält, die andere ist eine Tochterplatine für die Leistungsmessung. Benutzer können das Prototyping Board mit einem 144-poligen TQFP- oder 208-poligen PQFP-Sockel auswählen.

„Mit dem Kit können Entwickler auf jeden E / A-Pin eines Eclipse II-Chips zugreifen und sich mit Debugging-Tools, Oszilloskopen und Logikanalysatoren verbinden“, erklärt QuickLogic. "Die beiden Sockel bieten Platz für jedes Mitglied der Eclipse II-Familie."

n

Auf der Hauptplatine befinden sich außerdem eine RS232C-Verbindung, ein UART-Controller, 4 KByte serielles EEPROM und zwei LED-Anzeigen.

Zu den Komponenten der Tochterplatine gehören ein Mikrocontroller MSP430C133, ein LCD-Modul, zwei LEDs und drei Stromsensoren. Es kann die Kern- und E / A-Leistung sowie die Leistung verschiedener E / A-Bänke separat anzeigen. Die Anzeige erfolgt über einen PC des eingebauten LCD im Stand-Alone-Modus.

Nicht alle aktuellen FPGA-Tools enthalten Hardware.

Unter den Soft-Angeboten hat Altera Version 2.2 seines DSP Builder-Entwicklungstools eingeführt, mit dem DSP-Designer die Vorteile der Stratix II- und Cyclone II-Gerätefamilien von Altera nutzen können.

Neben dem IP-Portfolio des Unternehmens unterstützt Version 2.2 auch die in MathWorks Release 14 enthaltenen Softwarepakete Matlab 7 und Simulink 6.

Weitere neue Funktionen von DSP Builder sind ein IP-Core für den Farbraumkonverter und ein Referenzdesign für die Kantenerkennung, das einen 2-D-Filter für Video- und Bildverarbeitungsdesigns mit Simulink enthält.

"Die Einführung von Simulink für FPGA-Designs für DSP-Anwendungen nimmt weiter zu", sagt Ken Karnofsky, Marketing Director bei The MathWorks. Laut Altera sind die DSP-Designs des Stratix II am schnellsten: mit 1, 3-µs-FFTs und 300-MHz-FIR-Filtern (Finite Impulse Response).

"Darüber hinaus können die Anforderungen für die Vorwärtsfehlerkorrektur für den drahtlosen 802.16d-Breitbandstandard im kleinsten Cyclone II-Gerät mithilfe der Viterbi- und Reed-Solomon-Kerne implementiert werden, die mit DSP Builder Version 2.2 verfügbar sind."

Xilinx war auch mit der Veröffentlichung von Version 2.1 seines PlanAhead-Tools für hierarchische Grundrissplanung und -analyse beschäftigt, das die 90-nm-Virtex-4-Familie unterstützt.

„Mit dem PlanAhead-Tool können Konstrukteure Konstruktionen bereits in der Konstruktionsphase analysieren“, sagt Xilinx.

„Analysefunktionen für Timing, Auslastung, Konnektivität zwischen Modulen, Uhren und E / A-Platzierung reduzieren die Designiterationen und sind in das Tool eingebettet.“

Xilinx erhielt PlanAhead mit der Akquisition von Hier Design im Juni.