Anonim

Das Tool mit dem Namen Questa unterstützt mehrere Sprachen, darunter Verilog 2001, SystemVerilog, VHDL, PSL und SystemC.

Laut John Lenyo, Marketingdirektor bei Mentor, wird die zunehmende Schwierigkeit, IC-Designs zu überprüfen, zu radikalen Veränderungen auf dem EDA-Markt führen. "Es ist nicht nur ein Werkzeugproblem, sondern auch ein Methodenproblem", sagte Lenyo.

Neuere Techniken wie assertionsbasierte Überprüfung und eingeschränkte Zufallsprüfung müssen in Simulationstools mit einer einzigen Simulations-Engine integriert werden und dürfen nicht als Punktlösung hinzugefügt werden.

n

„Der Hauptvorteil ist die Geschwindigkeit. Sie müssen keine Schnittstelle zwischen dem Simulator und der Constraint-Engine herstellen “, erklärte Lenyo.

IC-Designer bereiten sich auf eine Veränderung vor, sagte Lenyo. „Nach bester Schätzung verwenden 20 Prozent der Designteams fortschrittliche Teststände und zehn Prozent Behauptungen.

„Wir glauben, dass der Markt vor großen Veränderungen steht. Benutzer werden Integration wünschen. Die beiden anderen großen Anbieter steuern in die gleiche Richtung. “

Sowohl Cadence als auch Synopsys gehen in der Tat einen ähnlichen Weg. Letzte Woche sagte Mike Fister, CEO von Cadence, gegenüber Electronics Weekly, dass die Zukunft Toolkits sein wird, die für einen bestimmten Teil des Designs spezifisch sind.

„Ganzheitliche Integration macht den Unterschied. Die Branche sollte Kits mit zahlreichen Funktionen anbieten “, sagte Fister.

Im März erklärte Aart de Geus von Synopsys, EDA befinde sich in einem grundlegenden Wandel, da die großen Firmen die Designer dazu drängen, die Designabläufe zu vervollständigen