Anonim

Die Entwicklung immer größerer und komplexerer digitaler IC- und SoC-Geräte wird hinsichtlich technischer Ressourcen und Entwicklungszeit immer kostspieliger. Das Packen der erweiterten Funktionalität eines Mikroprozessors, eines Grafikprozessors oder eines Netzwerkcontrollers in einen Siliziumchip mit nur 18 Millimetern Seitenlänge ist ein komplexes Unterfangen, das ein 50-köpfiges Ingenieurteam und bis zu vier Millionen Zeilen HDL-Code erfordern kann. Bei diesen komplexen Konstruktionen wird das Verwalten und Minimieren der Leistung zu einer großen Herausforderung.

In der Zwischenzeit belaufen sich die Kosten für das Maskenset, das zur Steuerung der Halbleiterfertigungsanlagen benötigt wird, auf über 1 Mio. USD. Fehler, die nach dem Erstellen des Maskensatzes auftreten, erhöhen die Kosten um mindestens 1 Mio. USD.

Der aktuelle Entwicklungsprozess für Chips ist mit Fallstricken behaftet, die den Zeitplan verzögern und große unerwartete Kosten verursachen können. Herkömmliche EDA-Anbieter behaupten, eine Vielzahl von Tools zur Behebung der Probleme anzubieten. Die für die Ausführung dieser Punktwerkzeuge erforderliche Zeit und die schlechte Qualität der Ergebnisse, die sie liefern, erhöhen die Kosten für das Chipdesign weiter.

n

Die gestrigen Entwurfsmethoden sind einfach nicht der Aufgabe gewachsen, Entwürfe effizient, rechtzeitig und fehlerfrei zu erstellen. Es ist klar, dass bei 65 Nanometern und darunter eine revolutionäre Entwurfsmethode entstehen muss, die fortschrittliche Techniken integriert.

Die einzige realisierbare Methodik, die den heutigen Herausforderungen in Bezug auf Design, Kosten und Time-to-Market gerecht werden kann, ist die Siliziumkompilierung. Dieses Konzept wurde vor vielen Jahren eingeführt, jedoch aufgrund fehlender Integration und unzureichender Algorithmen nie vollständig umgesetzt. Heutzutage steht die gesamte Technologie zur Verfügung, um die Siliziumkompilierung zu ermöglichen.

Was ist Silicon Compilation?
Zu Beginn eines Chipdesigns wird ein Modell auf einer hohen Abstraktionsebene erstellt, die als Register Transfer Level (RTL) bezeichnet wird. Sobald diese Darstellung verifiziert wurde, werden verschiedene Tools eingesetzt, um sie in eine Form umzuwandeln, die als GDSII bekannt ist. Dies bezieht sich auf das Dateiformat, das zur Herstellung der Fotomasken verwendet wird, die wiederum zur Erstellung des IC verwendet werden.

Der Begriff „Silicon Compilation“ bezieht sich auf ein Tool oder eine Tool-Suite mit der Fähigkeit, die RTL zu verwenden, die ein Design beschreibt, und die entsprechenden GDSII-Dateien automatisch zu generieren. Dies bedeutet, dass der Silizium-Compiler die Kontrolle über alle Teile des Entwurfsprozesses, einschließlich Synthese, Grundrissplanung und Ort-und-Route, des Prototyping und der physischen Implementierung sowie über die entsprechende Leistung, das Timing und die Signalintegrität (SI) übernehmen muss. Analyse-Engines.

Probleme mit traditionellen Designumgebungen
Herkömmliche Entwurfsabläufe sind entweder ein Cluster von separaten Tools oder verwenden eine gemeinsame Datenbank. Keiner dieser Ansätze kann Leistung, Signalintegrität oder andere komplexe Herausforderungen adäquat angehen. Das isolierte Beheben eines Problems kann dazu führen, dass in verschiedenen Domänen neue Probleme auftreten. Die daraus resultierenden Iterationen machen diese Art von Entwurfsumgebung als Grundlage für die Siliziumkompilierung ungeeignet. Die heutigen hierarchischen Lösungen sind ein Flickenteppich, der versucht, Lösungen auf Blockebene zu integrieren.

Ein höherer Automatisierungsgrad zur deutlichen Verbesserung der Produktivität ist unabdingbar. Dies ist in traditionellen Flüssen nicht möglich, in denen die Verantwortung für einen Großteil des Flusses und seiner Automatisierung nicht Bestandteil des Systems ist.

Moderne Designumgebungen erleichtern die Siliziumkompilierung
Die Kernanforderung für eine echte Siliziumkompilierung ist eine moderne Entwurfsumgebung auf der Grundlage eines gemeinsamen Datenmodells, in der alle Implementierungs- und Analyse-Engines gleichzeitig auf alle Daten zugreifen können, die den Entwurf betreffen.

Der nächste große Schritt wird darin bestehen, eine derartig moderne Designumgebung zu entwickeln und sie mit der Fähigkeit zu erweitern, eine echte "Push-Button" -Siliciumkompilierung durchzuführen, die verifiziertes Design als Eingabe akzeptiert und GDSII als Ausgabe generiert. Es wird erwartet, dass dies den Implementierungsanteil des Entwurfszyklus von typischen 26 Wochen auf nur zwei Wochen reduzieren würde!

In der Realität sind derzeit keine voll funktionsfähigen Silizium-Kompilierungslösungen verfügbar. Einige Branchenbeobachter gehen jedoch davon aus, dass eine echte Silizium-Kompilierung innerhalb eines Zeitraums von 18 bis 24 Monaten verfügbar sein wird. In Kürze wird ein solches Tool realisiert, das sowohl die Kosten als auch die Markteinführungszeit für neue IC-Designs erheblich verkürzt.