EDA und IP (September 2020)

Das Cambridge-Tool konvertiert die Verilog-Beschreibung in C

Das Cambridge-Tool konvertiert die Verilog-Beschreibung in C

Laut Tenison EDA können Entwickler mit dem VTOC-Tool effiziente C-Modelle ihrer Hardware erstellen und so sowohl das Schreiben der Software als auch die Überprüfung beschleunigen

Arithmatica startet mathematische IP-Bibliotheken für ICs

Arithmatica startet mathematische IP-Bibliotheken für ICs

IP-Bibliotheken richten sich an mathematikintensive ICs wie Grafikchips und High-End-Prozessoren

Oxford-Firma gewinnt Finanzierung für SoC-Technologie

Oxford-Firma gewinnt Finanzierung für SoC-Technologie

Die System-on-Chip-Technologie soll die Integration von Hardware und Software vereinfachen

Das Vertrauen von ARM in sein IP-Geschäftsmodell hat sich mit neuem Wachstum bezahlt gemacht

Das Vertrauen von ARM in sein IP-Geschäftsmodell hat sich mit neuem Wachstum bezahlt gemacht

Neue Anwendungen und neue Technologien treiben das Wachstum voran, so der Vorstandsvorsitzende

Magma fügt Energieoptimierung hinzu

Magma fügt Energieoptimierung hinzu

Die Chip-Design-Software von Magma Design Automation wurde um die Energieoptimierung und -verwaltung erweitert.

Die Änderung der chinesischen Regeln wirft Bedenken hinsichtlich IP-Diebstahl auf

Die Änderung der chinesischen Regeln wirft Bedenken hinsichtlich IP-Diebstahl auf

Die Bedrohung durch Chinas Diebstahl von geistigem Eigentum wird sich in den nächsten sieben Monaten voraussichtlich weiter verschärfen, da das Land beginnt, die Beschränkungen für das geistige Eigentum aufzuheben

MoSys gibt Verlust die Schuld an fehlender Akquisition

MoSys gibt Verlust die Schuld an fehlender Akquisition

Das Unternehmen gibt an, dass Synopsys das Buy-out für den vierteljährlichen Verlust abgesagt hat

Fister verlässt Intel für Cadence

Fister verlässt Intel für Cadence

Bingham zum Vorsitzenden des Cadence-Vorstandes ernannt

ARM stellt Multi-Processing- und DSP-Cores vor

ARM stellt Multi-Processing- und DSP-Cores vor

Früchte der Zusammenarbeit mit NEC und der Übernahme von Adelante

Das EDA-Tool zeichnet Strom und Lärm in einem Paket auf

Das EDA-Tool zeichnet Strom und Lärm in einem Paket auf

Das Start-up-Unternehmen geht auf Energieverwaltungsprobleme ein

Synopsys entpackt die Galaxy Design Plattform

Synopsys entpackt die Galaxy Design Plattform

Verbesserungen der gesamten Palette der versprochenen Chip-Design-Tools

Der Umsatz von Synopsys ist leicht gestiegen

Der Umsatz von Synopsys ist leicht gestiegen

EDA-Unternehmen schafft ein Wachstum von einem Prozent gegenüber dem Vorjahresquartal

Das EDA-Start-up sichert sich eine Finanzierung von 9 Mio. USD

Das EDA-Start-up sichert sich eine Finanzierung von 9 Mio. USD

Golden Gate konzentriert sich auf EDA für Low-Power-Chips

Eigenes C-Synthese-Tool wird öffentlich ausgestrahlt

Eigenes C-Synthese-Tool wird öffentlich ausgestrahlt

Mentor Graphics bringt ein C-Syntheseprodukt auf den Markt, das zuvor ausgewählten Kunden zur Verfügung stand. Catapult C unterstützt Standard C oder C ++ mit der Nummer 0

EDA Starthilfe für 90nm Design Closure

EDA Starthilfe für 90nm Design Closure

Router optimiert Draht für Draht

DAC: IP-Markt wächst um 22%

DAC: IP-Markt wächst um 22%

Wachstum durch zunehmende Anzahl von Kernen, Engpass an Engineering-Kapazitäten und zunehmende Bedeutung von FPGAs

DAC: EDA und IP bekommen Spirit

DAC: EDA und IP bekommen Spirit

Der Standard für die Implementierung von IP in EDA-Tools wurde vom Spirit Consortium veröffentlicht

DAC: EDA muss quantenmässig werden

DAC: EDA muss quantenmässig werden

Intels Pat Gelsinger sagt, dass die Weiterentwicklung des Mooreschen Gesetzes die Werkzeuge, die für die Entwicklung von Chips erforderlich sind, grundlegend verändern wird

DAC: Cadence pusht Multi-Chip-Paket

DAC: Cadence pusht Multi-Chip-Paket

Mehrfachwürfel in einem Paket als Lösung für steigende Asic-Kosten

DAC: Altera pusht HardCopy mit Synopsys

DAC: Altera pusht HardCopy mit Synopsys

Programmierbare Unternehmen hoffen, die Nachfrage nach fest verdrahteten Versionen ihrer FPGAs zu erhöhen