Anonim

Die Geräte mit dem Namen Speedster22i sind für den Netzwerkbetrieb ausgelegt und enthalten Hardlogik für 10/40/100 Gigabit Ethernet (mit Protokollstack), Interlaken (eine Branchenneuheit), PCI Express Gen 1/2/3 und DDR3-Speicher mit 2, 133 Gbit / s Steuerungen.

"In der programmierbaren Struktur implementiert, würden diese Schnittstellen bis zu 500.000 äquivalente Nachschlagetabellen [LUTs] verbrauchen", so Achronix. "Für die Kommunikationszielanwendungen verbraucht die eingebettete Hard-IP bis zu 90% weniger Strom als die Implementierung derselben Funktionalität in der programmierbaren Struktur von Allzweck-FPGAs."

Die Firma hat frühes Silizium.

n

"Wir haben heute Morgen 10, 3 Gbit / s von den Serdes erhalten", sagte John Holt, Vorsitzender von Achronix, zu Electronics Weekly bei einem Briefing am vergangenen Donnerstag.

In einem 500.000-LUT-Beispiel mit 250 MHz besteht Holt darauf, dass seine 22-nm-Finfet-FPGAs im Vergleich zu FPGAs, die mit den 28-nm-Prozessen von TSMC (wie Xilinx und Altera) hergestellt wurden, weniger kosten, die Hälfte der statischen Leistung und 20% weniger dynamische Leistung aufweisen das programmierbare Gewebe.

Wir werden sehen.

Es wird zwei Produktfamilien geben: High Density (Präfix HD) und High Performance (HP), die dasselbe I / O und dieselbe Hard-IP verwenden.

HD wird vier Mitglieder haben, wobei das größte 1, 1 Millionen LUTs und 144 MBit On-Die-RAM hat.

Damit werden bis zu 16 28-Gbit / s-Serdes, 64 12, 75-Gbit / s-Serdes und 960 2, 133-Gbit / s-Allzweck-E / As bereitgestellt.

"Die HD-Familie bietet die branchenweit höchste E / A-Bandbreite, die für High-End-Switch- und Bridging-Anwendungen von entscheidender Bedeutung ist", so Achronix.

HP ist mit bis zu 1, 5 GHz schneller und nutzt die patentierte selbstgetaktete Architektur des Unternehmens. Die ersten Chips werden nächstes Jahr im ersten Quartal erscheinen.

"Die HP FPGAs sind so konzipiert, dass sie eine maximale Leistung für Feed-Forward-Datenfluss- und DSP-Anwendungen erzielen", so das Unternehmen. "Das größte Mitglied verfügt über 250.000 LUTs und 64 MBit Embedded RAM."

"Wir haben bereits erste Bestellungen", sagte Holt. „Diese Kunden haben uns bei der Entscheidung geholfen, wie die Produkte aussehen.“

Als erstes wird der HD1000 mit 700.000 LUTs, 84 MBit RAM, 756 28 × 28 Multiplikatoren, 64 12, 75-GHz-Serdes-Lanes, 2x100-G-Ethernet (auf langsamere Kanäle aufteilbar), zwei Interlaken-Schnittstellen, zwei PCI-Express- und sechs DDR3-Controllern vorgestellt ein BGA mit 1.385 Pins und 52 x 52 mm.

Sowohl die HD- als auch die HP-Familie werden von Achronix 'Eclipse-basierten ACE-Designtools, Version 4.2, unterstützt.